<center id="ycv4w"><label id="ycv4w"></label></center>

填空題

（）是描述數(shù)據(jù)在寄存器之間流動(dòng)和處理的過程。

答案：數(shù)據(jù)流級(jí)建模

你可能感興趣的試題

FPGA/CPLD設(shè)計(jì)流程為：原理圖/HDL文本輸入→（）→綜合→適配→（）→編程下載→硬件測(cè)試。

答案：功能仿真；時(shí)序仿真

Verilog HDL常用兩大數(shù)據(jù)類型：（）、（）。

答案：線網(wǎng)類型；寄存器類型

<center id="9hnae"></center>

<mark id="9hnae"><acronym id="9hnae"></acronym></mark>

<bdo id="9hnae"><optgroup id="9hnae"></optgroup></bdo>