A.時(shí)鐘采用∏型濾波,∏型濾波的布局要緊湊,布線時(shí)禁止形成Stub B.控制總線、地址總線采用在源端串接電阻或者直連 C.數(shù)據(jù)線的端接可以在CPU和SDRAM中間串接電阻 D.數(shù)據(jù)線的端接可以在CPU和SDRAM兩端串接電阻
A.1 B.2 C.3 D.4
A.2.5VB.1.8VC.1.5VD.1.2V