<fieldset id="x5fdm"><option id="x5fdm"></option></fieldset>

多項(xiàng)選擇題

關(guān)于DDR3的信號線信號間的干擾抑制，下列說法正確的是（）。

A.時(shí)鐘信號差與其它信號線保持4W以上
B.數(shù)據(jù)類信號同組信號線3W以上，不同組之間4W以上
C.控制類信號同組信號線3W以上，不同組之間4W以上
D.以上說法都不對

你可能感興趣的試題

多項(xiàng)選擇題

關(guān)于DDR3的信號線阻抗匹配，下列說法正確的是（）。

A.時(shí)鐘信號差分阻抗75–100Ω，參考平面完整
B.數(shù)據(jù)類信號單端信號線阻抗可以控制在40-50Ω之間，差分阻抗75–100Ω，參考平面完整
C.控制類信號單端信號線阻抗可以控制在40-50Ω之間，參考平面完整
D.以上說法都不對

多項(xiàng)選擇題

關(guān)于DDR3的數(shù)據(jù)類信號的布線要求，下列說法正確的是（）。

A.同一組DQ信號線之間的長度差≤10mil
B.每組DQ信號線與其對應(yīng)的DQS信號線的走線長度差≤10mil
C.不同組的數(shù)據(jù)線，誤差≤100mil
D.地址/命令/控制信號以時(shí)鐘為參考，走線長度與時(shí)鐘信號的長度差≤100mil

<big id="k0ukw"></big>

<bdo id="k0ukw"><option id="k0ukw"></option></bdo>

<ol id="k0ukw"></ol>

<big id="k0ukw"></big>