電路如下圖所示,當(dāng)晶體管的β由50變?yōu)?00時(shí),則電路的輸入電阻()
A.不變; B.減小很多; C.增大為原來(lái)的4倍; D.接近原來(lái)的2倍。
電路如下圖所示,當(dāng)晶體管的β由50變?yōu)?00時(shí),則電路的電壓放大倍數(shù)()
A.約為原來(lái)的1/2; B.基本不變; C.約為原來(lái)的2倍; D.約為原來(lái)的4倍。
電路如下圖所示,U0與Ui的相位關(guān)系為()
A.U0與Ui同相; B.U0落后于Ui90°; C.U0落后于Ui180°; D.U0領(lǐng)先于Ui135°。