如圖所示為TTL的TSL門電路,EN=0時,Y為(),EN=1時,Y=()
高阻態(tài);
如圖所示,A=0時,Y=();A=1,B=0時,Y=()
由同步十進制加法計數(shù)器74LS160構(gòu)成一數(shù)字系統(tǒng)如圖所示,假設計數(shù)器的初態(tài)為0,測得組合邏輯電路的真值表如下所示: