用邏輯門設(shè)計(jì)一個(gè)多輸出邏輯電路,輸入為8421BCD碼,輸出為3個(gè)檢測(cè)信號(hào)。要求: (1)當(dāng)檢測(cè)到輸入數(shù)字能被4整除時(shí),F(xiàn)1=1。 (2)當(dāng)檢測(cè)到輸入數(shù)字大于或等于3時(shí),F(xiàn)2=1。 (3)當(dāng)檢測(cè)到輸入數(shù)字小于7時(shí),F(xiàn)3=1。
已知某組合電路的輸出波形如圖所示,試用最少的或非門實(shí)現(xiàn)之。