問答題

【簡答題】闡述行為仿真、功能仿真和時序仿真的區(qū)別。

答案：行為仿真只考慮邏輯功能。功能仿真僅僅完成了對VHDL所描述電路的邏輯功能進行測試模擬，以觀察其實現(xiàn)的功能是否滿足設計需求...

你可能感興趣的試題

【簡答題】簡述ASIC設計和CPLD/FPGA設計的區(qū)別。

答案：專用集成電路(ASIC)采用硬接線的固定模式，而現(xiàn)場可編程門陣列(FPGA)則采用可配置芯片的方法，二者差別迥異?？删幊?..

【簡答題】對目標器件為CPLD/FPGA的VHDL設計，主要有幾個步驟？

答案：一個完整的EDA工程通常要涉及到系統(tǒng)建模、邏輯綜合、故障測試、功能仿真、時序分析、形式驗證等內容。而對于設計工程師而言，...